

ARQUITECTURA DE COMPUTADORAS U.T.N. F.R.RESISTENCIA

Ejercicio 5 Mini ALU

5) Dibuje un registro, A de 3 bits y un bus M ,que posean la lógica combinacional necesaria para poder realizar:

000✓ Entrada en paralelo en A , desde BUS M.

001✓ Salida en paralelo de A hacia Bus M.

010✓ Desplazamiento cíclico a izquierda del contenido de A.

011✓ Complemento a la base del contenido de A.

100✓ AND (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.

101✓ OR (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.


110✓ XOR (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.

111✓ Detección del contenido igual a cero en A



Decodificador

DECODIFICADOR


Referencias:




✓ Entrada en paralelo en A , desde BUS M.




✓ Salida en paralelo de A hacia Bus M.




✓ Desplazamiento cíclico a derecha del contenido de A.




✓ AND (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.




✓ OR (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.



✓ XOR (bit a bit) de los contenidos de A y Bus M, cuyo resultado pueda ser enviado al BUS M.



✓ Detección del contenido igual a cero en A



✓ Complemento a la base del contenido de A.

